translator.visitor.intermediateVisitor.intermediateTranslatorVisitor
index
/home/yentl/UA/devs-eindwerk/translator/translator/visitor/intermediateVisitor/intermediateTranslatorVisitor.py

 
Classes
       
translator.visitor.intermediateVisitor.intermediateVisitor.IntermediateVisitor(builtins.object)
IntermediateTranslatorVisitor

 
class IntermediateTranslatorVisitor(translator.visitor.intermediateVisitor.intermediateVisitor.IntermediateVisitor)
    Intermediate Translator Visitor takes an intermediate tree node and translates it to a verilog tree node
 
 
Method resolution order:
IntermediateTranslatorVisitor
translator.visitor.intermediateVisitor.intermediateVisitor.IntermediateVisitor
builtins.object

Methods defined here:
__init__(self)
Constructor
bindWithOutput(self, wire, connectingWire)
Binds the elements with their outputs
getBitsSplitter(self, comp, wire, input=False)
Gives the bits of an output or input of the splitter back
getNumber(self, comp, wire, input=False)
Gives the number of an output or input of a plexer or a priority encoder back
getNumberRegister(self, comp, wire, input=False)
Gives the number of an output or input of a parallel load shifter back
getReference(self, comp, wire, input=False)
Gives the reference of an output or input of a component back
giveBaseOrResistor(self, wire, base)
Makes a resistor for the base if needed and returns the outputWire
(If not needed it just returns the base)
giveBaseOrWire(self, wire, base, verilogBase)
Makes a wire for the base when we have a splitter and returns the wire
(If not needed it just returns the base)
isNegated(self, gate, wire)
Test whether the wire is a negated input for the element
isOutputWire(self, wire, intermediateOutput)
Checks whether the given wire equals a wire from the output wires of the intermediate component
makeInputWire(self, wire)
Makes a wire for the input (called in setWireEnd, so we know these wires will be empty)
makeResistor(self, inputWire, wire, direction=None)
Makes a resisting wire object
makeVerilogTree(self)
Makes the verilogTree using the content of the visitor
makeWire(self, element, bits=None, value=None)
Makes a verilog wire
setBitFinderOutput(self, wire)
Makes a wire and binds it to output or presentOutputWire of the bit finder
setCarryArithmeticOutput(self, wire)
Makes a wire and binds it to output or extraOutput of the carryArithmetic
setComparatorOutput(self, wire)
Makes a wire and binds it to output or greaterOutput or lessOutput of the comparator
setCounterOutput(self, wire)
Makes a wire and binds it to output or carryOutput of the counter
setFlipFlopOutput(self, wire)
Makes a wire and binds it to output or complementOutput of flipflop
setNumberedOutput(self, wire)
Makes a numbered wire if needed and binds it to the right item in the dict
setOutput(self, wire, dic, bits=None)
Makes a wire if needed and binds it to the right item in the dict
setParallelLoadShiftRegisterOutput(self, wire)
Makes a wire and binds it to output or calls setNumberedOutput
setPriorityEncoderOutput(self, wire)
Makes a wire and binds it to output or enableOutput or groupOutput of the priority encoder
setReferencedOutput(self, wire)
Makes a referenced wire if needed and binds it to the right item in the dict 
(The reference is a string with the name of the referenced base of the other circuit)
setSplittedOutput(self, wire)
Makes a wire and binds it to one of the outputs of the splitter
setWireEnd(self, wire)
Handles the end of a wire (checks whether it is connected to a gate, a plexer, ...)
setWireStart(self, wire)
Handles the start of a wire (checks whether it is connected to a gate, a plexer, ...)
visit(self, element)
The visit function
visitAbstractRegister(self, node)
If the element is an intermediate abstract register, we can use this function
visitArithmetic(self, node)
If the element is an intermediate arithmetic, we can use this function
visitArithmeticWithoutCarry(self, node)
If the element is an intermediate arithmetic without carry (shifter, bitadder, negator, comparator, bitfinder), we can use this function
visitBase(self, node)
If the element is an intermediate base, we can use this function
visitBitExtender(self, node)
If the element is an intermediate bit extender, we can use this function
visitCarryArithmetic(self, node)
If the element is an intermediate carry arithmetic (divider, multiplier, subtractor or adder), we can use this function
visitCircuit(self, circuit)
If the element is an intermediate circuit, we can use this function
visitConnection(self, wire)
If the element is an intermediate connection, we can use this function
visitFlipFlop(self, node)
If the element is an intermediate flipflop, we can use this function
visitGate(self, node)
If the element is an intermediate gate, we can use this function
visitImportedCircuit(self, node)
If the element is an intermediate imported circuit, we can use this function
visitJoystick(self, node)
If the element is an intermediate joystick, we can use this function
visitLargeMemory(self, node)
If the element is an intermediate large memory, we can use this function
visitMemory(self, node)
If the element is an intermediate memory, we can use this function
visitPlexer(self, node)
If the element is an intermediate plexer, we can use this function
visitPriorityEncoder(self, node)
If the element is an intermediate priority encoder, we can use this function
visitRandom(self, node)
If the element is an intermediate random, we can use this function
visitShiftRegister(self, node)
If the element is an intermediate shift register, we can use this function
visitSplitter(self, node)
If the element is an intermediate splitter, we can use this function

Data descriptors inherited from translator.visitor.intermediateVisitor.intermediateVisitor.IntermediateVisitor:
__dict__
dictionary for instance variables (if defined)
__weakref__
list of weak references to the object (if defined)

 
Functions
       
ceil(...)
ceil(x)
 
Return the ceiling of x as an int.
This is the smallest integral value >= x.
log(...)
log(x[, base])
 
Return the logarithm of x to the given base.
If the base not specified, returns the natural logarithm (base e) of x.